4.2. Основные элементы вычислительной техники

4.2.1. Логический базис И-ИЛИ-НЕ

Нижний уровень в иерархии цифровой аппаратуры занимают логические элементы . Это наименьшие функциональные части, из которых складываются цифровые устройства при их логическом проектировании и конструктивно- технологическом исполнении. Логические элементы реализуют простейшие функции или системы функций в соответствии с формулами алгебры логики (И, ИЛИ, НЕ, и др.).

Базовый элемент	Условное обозначение
НЕ
И
ИЛИ

4.2.2. Триггеры

Триггеры — это устройства с двумя состояниями. Они предназначены для запоминания двоичной информации. Триггеры широко используются для построения цифровых устройств с памятью, таких как счётчики, последовательные порты или цифровые линии задержки, применяемые в составе цифровых фильтров.

Рис 1. Схема простейшего триггера, построенного на инверторах.

В схеме любого триггера может быть только два состояния — на выходе Q присутствует логическая единица и на выходе Q присутствует логический ноль. Если логическая единица присутствует на выходе Q, то на инверсном выходе триггера будет присутствовать логический ноль, который после очередного инвертирования подтверждает уровень логической единицы на выходе Q. И наоборот, если на выходе триггера Q присутствует логический ноль, то на инверсном выходе будет присутствовать логическая единица.

4.2.3. Регистры.

Регистр — устройство, используемое для хранения n-разрядных двоичных данных и выполнения преобразований над ними.

Регистр представляет собой упорядоченный набор триггеров, обычно D-, число n которых соответствует числу разрядов в слове. С каждым регистром обычно связано комбинационное[уточнить] цифровое устройство, с помощью которого обеспечивается выполнение некоторых операций над словами.

Основой построения регистров являются: D-триггеры, RS-триггеры, JK-триггеры.

Операции в регистрах

Типичными являются следующие операции:

• приём слова в регистр (установка состояния);
• передача слова из регистра;
• сдвиг слова влево или вправо на заданное число разрядов в сдвиговых регистрах;
• преобразование последовательного кода слова в параллельный и обратно;
• установка регистра в начальное состояние (сброс).

Классификация регистров

Регистры классифицируются по следующим видам:

• накопительные (регистры памяти, хранения);
• сдвигающие или сдвиговые.
• В свою очередь сдвигающие регистры делятся:
• по способу ввода-вывода информации:
• параллельные: запись и считывание информации происходит одновременно на все входы и со всех выходов;
• последовательные: запись и считывание информации происходит в первый триггер, а та информация, которая была в этом триггере, перезаписывается в следующий — то же самое происходит и с остальными триггерами;
• комбинированные;
• по направлению передачи информации:
• однонаправленные;
• реверсивные.

Типы регистров

Регистры различают по типу ввода (загрузки, приёма) и вывода (выгрузки, выдачи) информации:

• С последовательным вводом и выводом информации
• С параллельным вводом и выводом информации
• С параллельным вводом и последовательным выводом.
• С последовательным вводом и параллельным выводом.

Использование триггеров с защёлками с тремя состояниями на выходе, увеличенная (по сравнению со стандартными микросхемами серии) нагрузочная способность позволяют использовать (в микропроцессорных системах с магистральной организацией) регистры непосредственно на магистраль в качестве регистров, буферных регистров, регистров ввода-вывода, магистрального передатчика и т. д. без дополнительных схем интерфейса.

Помимо вышеописанных двоичных регистров, регистр может основываться и на иной системе счисления, например троичной или десятичной.

Параллельные регистры

В параллельных (статических) регистрах схемы разрядов не обмениваются данными между собой. Общими для разрядов обычно являются цепи тактирования, сброса/установки, разрешения выхода или приема, то есть цепи управления. Пример схемы статического регистра, построенного на триггерах типа D с прямыми динамическими входами, имеющего входы сброса и выходы с третьим состоянием, управляемые сигналом EZ.

Сдвигающие (последовательные) регистры

Последовательные (сдвигающие) регистры представляют собою цепочку разрядных схем, связанных цепями переноса. Основной режим работы — сдвиг разрядов кода от одного триггера к другому на каждый импульс тактового сигнала. В однотактных регистрах со сдвигом на один разряд вправо слово сдвигается при поступлении тактового сигнала. Вход и выход последовательные (англ. Data Serial Right, DSR).

Согласно требованиям синхронизации в сдвигающих регистрах, не имеющих логических элементов в межразрядных связях, нельзя применять одноступенчатые триггеры, управляемые уровнем, поскольку некоторые триггеры могут за время действия разрешающего уровня синхросигнала переключиться неоднократно, что недопустимо. Появление в межразрядных связях логических элементов, и тем более, логических схем неединичной глубины упрощает выполнение условий работоспособности регистров и расширяет спектр типов триггеров, пригодных для этих схем. Многотактные сдвигающие регистры управляются несколькими синхропоследовательностями. Из их числа наиболее известны двухтактные с основным и дополнительным регистрами, построенными на простых одноступенчатых триггерах, управляемых уровнем. По такту С1 содержимое основного регистра переписывается в дополнительный, а по такту С2 возвращается в основной, но уже в соседние разряды, что соответствует сдвигу слова. По затратам оборудования и быстродействию этот вариант близок к однотактному регистру с двухступенчатыми триггерами.

4.2.4. Счетчики.

Счётчик числа импульсов — устройство, на выходах которого получается двоичный (двоично-десятичный) код, определяемый числом поступивших импульсов. Счётчики могут строиться на двухступенчатых D-триггерах, T-триггерах и JK-триггерах.

Основной параметр счётчика — модуль счёта — максимальное число единичных сигналов, которое может быть сосчитано счётчиком. Счётчики обозначают через СТ (от англ. counter).

Счётчики классифицируют:

по числу устойчивых состояний триггеров:

• на двоичных триггерах
• на троичных триггерах
• на n-ичных триггерах

по модулю счёта:

• двоично-десятичные (декада)
• двоичные
• с произвольным постоянным модулем счёта
• с переменным модулем счёта

  по направлению счёта:

• суммирующие
• вычитающие
• реверсивные

по способу формирования внутренних связей:

• с последовательным переносом
• с ускоренным переносом
• с параллельным ускоренным переносом
• со сквозным ускоренным переносом
• с комбинированным переносом
• кольцевые

по способу переключения триггера:

• синхронные
• асинхронные
• счетчик Джонсона

Рис 2. Двухразрядный двоичный асинхронный суммирующий счётчик с последовательной организацией переноса на JK-триггерах. Наклонная черточка на C-входе JK-триггеров указывает, что изменение состояния триггеров происходит по фронту сигнала.

4.2.5. Сумматоры.

Сумматор — устройство, преобразующее информационные сигналы (аналоговые или цифровые) в сигнал, эквивалентный сумме этих сигналов.

Классификация сумматоров

В зависимости от формы представления информации различают сумматоры аналоговые и цифровые.

По способу реализации:

• механические.
• электромеханические.
• электронные.
• пневматические.

По принципу действия:

• На счётчиках, считающие количества импульсов входного сигналах.
• Функциональные, выдающие на выходах значения логической функции суммы по модулю и логической функции разряда переноса: каждый раз вычисляющие функцию разряда суммы по модулю и функцию разряда переноса с таблицами заранее вычисленных значений функции разряда суммы по модулю и значений функции разряда переноса записанных в: ПЗУ, ППЗУ (аппаратные) или ОЗУ (аппаратные и программные).

По архитектуре:

• Четвертьсумматоры — бинарные (двухоперандные) сумматоры по модулю без разряда переноса, характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма по модулю.
• Полусумматоры — бинарные (двухоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (старший) разряд.
• Полные сумматоры — тринарные (трёхоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (более старший разряд). Такие сумматоры изначально ориентированы только на показательные позиционные системы счисления.

По способу действия :

• Последовательные (одноразрядные), в которых обработка разрядов чисел ведётся поочерёдно, разряд за разрядом, на одном и том же одноразрядном оборудовании.
• Параллельнопоследовательные, в которых одновременно параллельно складываются по несколько разрядов, объединённых в группы.
• Параллельные (многоразрядные), в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется своё оборудование.

По способу организации переноса:

• С последовательным переносом (Ripple-carry adder).
• С ускоренным групповым переносом (Carry-lookahead adders).
• Сумматор с условным сложением (Conditional sum adder).
• С переключением переноса (с выбором переноса) (Carry-select adder).
• С сохранением переноса (Carry-save adder).

4.2.6. Шифраторы.

Шифратор (кодер) —логическое устройство, выполняющее логическую функцию (операцию) — преобразование позиционного n-разрядного кода в m-разрядный двоичный, троичный или k-ичный код.

Двоичный шифратор выполняет логическую функцию преобразования унитарного n-ичного однозначного кода в двоичный. При подаче сигнала на один из n входов (обязательно на один, не более) на выходе появляется двоичный код номера активного входа.

Если количество входов настолько велико, что в шифраторе используются все возможные комбинации сигналов на выходе, то такой шифратор называется полным, если не все, то неполным. Число входов и выходов в полном шифраторе связано соотношением:

n=2m, где

n — число входов,

m — число выходных двоичных разрядов.

Троичный шифратор выполняет логическую функцию преобразования унарно n-ичного однозначного (одноединичного или однонулевого) кода в троичный. При подаче сигнала («1» в одноединичном коде или «0» в однонулевом коде) на один из n входов на выходе появляется троичный код номера активного входа.

Число входов и выходов в полном троичном шифраторе связано соотношением:

n=3m, где

n — число входов,

m — число выходных троичных разрядов.

Число входов и выходов в полном k-ичном шифраторе связано соотношением:

n=km, где

n — число входов,

m — число выходных k-ичных разрядов,

k — основание системы счисления.

Приоритетный шифратор отличается от шифратора наличием дополнительной логической схемы выделения активного уровня старшего входа для обеспечения условия работоспособности шифратора (только один уровень на входе активный). Уровни сигналов на остальных входах схемой игнорируются.

4.2.7. Дешифраторы.

Дешифратор (декодер) — комбинационная схема, преобразующая n-разрядный двоичный, троичный или k‑ичный код в  kn‑ичный одноединичный код, где k — основание системы счисления.

Одноединичный код — последовательность бит, содержащая только один активный бит/трит; остальные биты/триты последовательности неактивны.

Активный бит/трит — бит/трит, равный либо единице, либо нулю (зависит от реализации дешифратора).

Неактивные биты/триты — биты/триты:

либо равные значению, инверсному (NOT) значению активного бита/трита;

либо находящиеся в 3-м, высокоимпедансном состоянии.

Логический сигнал активен на том выходе, порядковый номер которого соответствует двоичному, троичному или k‑ичному коду.

Двоичный (k=2) дешифратор работает следующим образом:

на вход дешифратора двоичное слово из n бит. Количество допустимых входных комбинаций из n бит равно 2n;

на выходе у дешифратора формируется двоичное слово из числа бит, меньшего или равного 2n. В выходном слове всегда имеется один бит, активный бит, равный 1 или 0, остальные биты неактивны. Активность 0 или 1 зависит от конкретной реализации дешифратора. Неактивные биты либо все имеют состояние инверсное к активному биту, либо переводятся в 3-е, высокоимпедансное состояние.

Дешифраторы являются устройствами, выполняющими двоичные, троичные или k‑ичные логические функции (операции).

Рис 3. Символическое изображение абстрактного дешифратора.